module enc_8b10b_s
  (
    input			clk_10M,
    input			rst,
    input			ki,
    input	[7:0]	data_in,
    output[9:0] data_out
  );

  reg rstx;

  always@(posedge clk_10M)
    rstx<=rst;

  enc_8b10b enc_8b10b_inst
              (
                .RESET	(rstx),
                .SBYTECLK(clk_10M),
                .KI		(ki),
                .AI		(data_in[0]),
                .BI		(data_in[1]),
                .CI		(data_in[2]),
                .DI		(data_in[3]),
                .EI		(data_in[4]),
                .FI		(data_in[5]),
                .GI		(data_in[6]),
                .HI		(data_in[7]),

                .JO		(data_out[9]),
                .HO		(data_out[8]),
                .GO		(data_out[7]),
                .FO		(data_out[6]),
                .IO		(data_out[5]),
                .EO		(data_out[4]),
                .DO		(data_out[3]),
                .CO		(data_out[2]),
                .BO		(data_out[1]),
                .AO		(data_out[0])
              );

endmodule
